崗位職責：

1. 負責數字邏輯電路設計，能夠獨立承擔數字電路模塊的開發(fā)與測試工作；
2. 編寫驗證計劃，搭建測試平臺，負責RTL代碼的實現(xiàn)，仿真，驗證以及綜合和靜態(tài)時序分析；
3. 負責FPGA邏輯子系統(tǒng)設計驗證；
4. 負責產品設計報告、測試驗證報告及調試報告的撰寫。

任職要求：

1. 微電子、通信、集成電路設計、電子工程等相關專業(yè)；
2. 碩士及以上2年工作經驗或本科5年以上工作經驗；
3. 熟練運用verilog /SystemVerilog語言；
4. 熟練掌握數字集成電路設計流程及相關EDA工具；
5. 精通腳本語言（Shell/Perl/TCL）；
6. 具有ADC/DAC或DDC/DUC相關數字部分設計經驗者優(yōu)先。